Yield Improvement, Fault-Tolerance to the Rescue?

With the technology entering the nano dimension, manufacturing processes are less and less reliable, thus drastically impacting the yield. A possible solution to alleviate this problem in the future could consist in using fault tolerant architectures to tolerate manufacturing defects. In this paper, we analyze the conditions that make the use of a classical Triple Modular Redundancy (TMR) architecture interesting for a yield improvement purpose.

Domaines

Micro et nanotechnologies/Microélectronique

Fichier principal

IOLTS08_fin.pdf (158.87 Ko)

Origine : Fichiers produits par l'(les) auteur(s)

Martine Peridier : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00303400

Soumis le : mardi 22 juillet 2008-09:23:22

Dernière modification le : vendredi 24 mars 2023-14:52:50

Archivage à long terme le : lundi 31 mai 2010-21:01:59

Dates et versions

lirmm-00303400 , version 1 (22-07-2008)

Identifiants

HAL Id : lirmm-00303400 , version 1
DOI : 10.1109/IOLTS.2008.10

Citer

Julien Vial, Alberto Bosio, Patrick Girard, Christian Landrault, Serge Pravossoudovitch, et al.. Yield Improvement, Fault-Tolerance to the Rescue?. IOLTS: International On-Line Testing Symposium, Jul 2008, Rhodes, Greece. pp.165-170, ⟨10.1109/IOLTS.2008.10⟩. ⟨lirmm-00303400⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS SYSMIC LIRMM LIRMM_MIC MIC MIPS UNIV-MONTPELLIER EC_LYON_STRICT

111 Consultations

359 Téléchargements