A Compact DC Model of Gate Oxide Short Defect

Rachid Bouchakour 1 Jean-.Michel Portal 1 Jean-Marc Galliere 2 Florence Azaïs 3 Yves Bertrand 3 Michel Renovell 3
1 L2MP - Laboratoire matériaux et microélectronique de Provence
2 LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
3 SysMIC - Conception et Test de Systèmes MICroélectroniques
LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
Abstract : In this paper a new electrical transistor compact model including a gate oxide short defects is proposed based on a charge sheet model approach. The basic equations and the topology of the model are presented in detail. It is demonstrated that the electrical behaviour of the proposed model matches in a satisfactory way the defective transistor behaviour.
Keywords : MOS defect modelling Gate oxide short
Type de document :
Article dans une revue
Microelectronic Engineering, Elsevier, 2004, 72 (1-4), pp.140-148. 〈10.1016/j.mee.2003.12.051〉
Liste complète des métadonnées
https://hal-lirmm.ccsd.cnrs.fr/lirmm-00108564
Contributeur : Christine Carvalho de Matos <>
Soumis le : lundi 23 octobre 2006 - 07:43:12
Dernière modification le : jeudi 7 février 2019 - 17:13:43

Identifiants

Collections

SYSMIC | LIRMM | LIRMM_MIC | MIC | MIPS | UNIV-MONTPELLIER | UNIV-TLN | UNIV-AMU

Citation

Rachid Bouchakour, Jean-.Michel Portal, Jean-Marc Galliere, Florence Azaïs, Yves Bertrand, et al.. A Compact DC Model of Gate Oxide Short Defect. Microelectronic Engineering, Elsevier, 2004, 72 (1-4), pp.140-148. 〈10.1016/j.mee.2003.12.051〉. 〈lirmm-00108564〉

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Consultations de la notice

79

Contact

support.ccsd.cnrs.fr
hal.support@ccsd.cnrs.fr
Logo CCSD