A Performance Driven Layout Synthesis Approach for Digital CMOS Cell Implementation - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier
Article Dans Une Revue Integration, the VLSI Journal Année : 1993

A Performance Driven Layout Synthesis Approach for Digital CMOS Cell Implementation

Domaines

Modélisation et simulation Micro et nanotechnologies/Microélectronique

Nadine Azemard  : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00239254

Soumis le : mardi 5 février 2008-11:39:11

Dernière modification le : vendredi 24 mars 2023-14:52:49

Fichier non déposé

Dates et versions

lirmm-00239254 , version 1 (05-02-2008)

Identifiants

  • HAL Id : lirmm-00239254 , version 1

Citer

Michel Robert, Guy Cathébras, Nadine Azemard, Denis Deschacht, Daniel Auvergne. A Performance Driven Layout Synthesis Approach for Digital CMOS Cell Implementation. Integration, the VLSI Journal, 1993. ⟨lirmm-00239254⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS INRIA SYSMIC DEMAR LIRMM INRIA2 TDS-MACS LIRMM_MIC MIC MIPS UNIV-MONTPELLIER
181 Consultations
0 Téléchargements

Partager

More