Modeling Gate Oxide Short Defects in CMOS Minimum Transistors

Abstract : In this paper a new model is proposed for Gate Oxide Short defects based on a non-split MOS transistor. Because the MOS is not split, this model allows to simulate minimum transistors in realistic digital circuits. The construction of the model is presented in details using a comprehensive and didactic approach. It is demonstrated that the electrical behavior of the proposed model matches in a satisfactory way the defective transistor behavior.
Type de document :
Communication dans un congrès
ETW: European Test Workshop, 2002, Corfu, Greece. 7th IEEE European Test Workshop, pp.15-20, 2002
Liste complète des métadonnées

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00268527
Contributeur : Christine Carvalho de Matos <>
Soumis le : samedi 21 janvier 2017 - 19:07:41
Dernière modification le : jeudi 24 mai 2018 - 15:59:25
Document(s) archivé(s) le : samedi 22 avril 2017 - 13:01:34

Fichier

R077.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

  • HAL Id : lirmm-00268527, version 1

Collections

Citation

Michel Renovell, Jean-Marc Galliere, Florence Azaïs, Yves Bertrand. Modeling Gate Oxide Short Defects in CMOS Minimum Transistors. ETW: European Test Workshop, 2002, Corfu, Greece. 7th IEEE European Test Workshop, pp.15-20, 2002. 〈lirmm-00268527〉

Partager

Métriques

Consultations de la notice

108

Téléchargements de fichiers

140