Metric Definition for Circuit Speed Optimization

Type de document :
Communication dans un congrès
IWLS: International Workshop on Logic Synthesis, May 2003, Laguna Beach, CA, United States. 12th IEEE International Workshop on Logic Synthesis, 2003, 〈http://www.iwls.org/iwls2003/〉
Liste complète des métadonnées

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00269689
Contributeur : Christine Carvalho de Matos <>
Soumis le : jeudi 3 avril 2008 - 08:22:16
Dernière modification le : mardi 17 juillet 2018 - 16:35:45

Identifiants

  • HAL Id : lirmm-00269689, version 1

Collections

Citation

Xavier Michel, Alexandre Verle, Philippe Maurine, Nadine Azemard, Daniel Auvergne. Metric Definition for Circuit Speed Optimization. IWLS: International Workshop on Logic Synthesis, May 2003, Laguna Beach, CA, United States. 12th IEEE International Workshop on Logic Synthesis, 2003, 〈http://www.iwls.org/iwls2003/〉. 〈lirmm-00269689〉

Partager

Métriques

Consultations de la notice

43