Utilisation de structures tolérantes aux fautes pour augmenter le rendement

Résumé : Les technologies nanométriques, malgré les avantages liés à leur miniaturisation, comportent un certain nombre d'inconvénients liés à leur processus de fabrication. Pour résoudre ces problèmes, les structures tolérantes aux fautes pourraient être utilisées, dans le futur, pour augmenter le rendement en tolérant certains défauts de fabrication. Ces structures seraient alors détournées de leur objectif actuel qui est de tolérer des défauts en ligne (pendant le fonctionnement du circuit). Dans cet article, l'architecture des circuits est modifiée pour obtenir une structure tolérante aux fautes. Cette structure est ensuite étudiée et testée pour savoir dans quelles conditions, elle permet d'augmenter le rendement de fabrication.
Type de document :
Communication dans un congrès
Journées Nationales du Réseau Doctoral de Microélectronique, France. 2008
Liste complète des métadonnées

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00341811
Contributeur : Arnaud Virazel <>
Soumis le : mercredi 26 novembre 2008 - 09:55:17
Dernière modification le : jeudi 11 janvier 2018 - 06:27:19

Identifiants

  • HAL Id : lirmm-00341811, version 1

Collections

Citation

Julien Vial, Christian Landrault, Alberto Bosio, Patrick Girard, Serge Pravossoudovitch, et al.. Utilisation de structures tolérantes aux fautes pour augmenter le rendement. Journées Nationales du Réseau Doctoral de Microélectronique, France. 2008. 〈lirmm-00341811〉

Partager

Métriques

Consultations de la notice

38