Parallel Test of Identical Cores Using Test Elevators in 3D Circuits - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Accéder directement au contenu
Poster De Conférence Année : 2010

Parallel Test of Identical Cores Using Test Elevators in 3D Circuits

Alberto Bosio
Conception et Test de Systèmes MICroélectroniques
Giorgio Di Natale
Conception et Test de Systèmes MICroélectroniques
CV

Domaines

Micro et nanotechnologies/Microélectronique

Martine Peridier  : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00537857

Soumis le : vendredi 19 novembre 2010-15:29:29

Dernière modification le : vendredi 24 mars 2023-14:52:53

Fichier non déposé

Dates et versions

lirmm-00537857 , version 1 (19-11-2010)

Identifiants

  • HAL Id : lirmm-00537857 , version 1

Citer

Alberto Bosio, Giorgio Di Natale. Parallel Test of Identical Cores Using Test Elevators in 3D Circuits. 3D-Test: Testing Three-Dimensional Stacked Integrated Circuits, Nov 2010, Austin, TX, United States. IEEE, 1st International Workshop on Testing Three-Dimensional Stacked Integrated Circuits, 2010. ⟨lirmm-00537857⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS SYSMIC LIRMM LIRMM_MIC MIC MIPS UNIV-MONTPELLIER EC_LYON_STRICT
202 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More