SoC Yield Improvement - Using TMR Architectures for Manufacturing Defect Tolerance in Logic Cores
Résumé
N/A
Martine Peridier : Connectez-vous pour contacter le contributeur
https://hal-lirmm.ccsd.cnrs.fr/lirmm-00553567
Soumis le : vendredi 7 janvier 2011-15:49:38
Dernière modification le : vendredi 24 mars 2023-14:52:54