Optimized March Test Flow for Detecting Memory Faults in SRAM Devices Under Bit Line Coupling - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Accéder directement au contenu
Communication Dans Un Congrès Année : 2011

Optimized March Test Flow for Detecting Memory Faults in SRAM Devices Under Bit Line Coupling

Domaines

Micro et nanotechnologies/Microélectronique

Martine Peridier  : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00592182

Soumis le : mercredi 11 mai 2011-15:19:36

Dernière modification le : vendredi 24 mars 2023-14:52:54

Fichier non déposé

Dates et versions

lirmm-00592182 , version 1 (11-05-2011)

Identifiants

  • HAL Id : lirmm-00592182 , version 1

Citer

Leonardo B. Zordan, Alberto Bosio, Luigi Dilillo, Patrick Girard, Serge Pravossoudovitch, et al.. Optimized March Test Flow for Detecting Memory Faults in SRAM Devices Under Bit Line Coupling. DDECS'11: 14th IEEE International Symposium on Design and Diagnostics of Electronic Circuits ans Systems, Netherlands. pp.353-358. ⟨lirmm-00592182⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS SYSMIC LIRMM LIRMM_MIC MIC MIPS UNIV-MONTPELLIER EC_LYON_STRICT
55 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More