A Layout-Aware Pattern Grading Procedure for Critical Paths Considering Power Supply Noise and Crosstalk - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Accéder directement au contenu
Article Dans Une Revue Journal of Electronic Testing: : Theory and Applications Année : 2012

A Layout-Aware Pattern Grading Procedure for Critical Paths Considering Power Supply Noise and Crosstalk

Patrick Girard
Conception et Test de Systèmes MICroélectroniques
CV
Mohammad Tehranipoor
  • Fonction : Auteur
University of Connecticut
Junxia Ma
  • Fonction : Auteur
  • PersonId : 940567
University of Connecticut

Domaines

Micro et nanotechnologies/Microélectronique

Patrick Girard  : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00816589

Soumis le : lundi 22 avril 2013-15:22:54

Dernière modification le : vendredi 24 mars 2023-14:52:57

Consulter sur la plateforme ISTEX

Dates et versions

lirmm-00816589 , version 1 (22-04-2013)

Identifiants

Citer

Patrick Girard, Mohammad Tehranipoor, Junxia Ma. A Layout-Aware Pattern Grading Procedure for Critical Paths Considering Power Supply Noise and Crosstalk. Journal of Electronic Testing: : Theory and Applications, 2012, 28 (2), pp.201-214. ⟨10.1007/s10836-011-5268-x⟩. ⟨lirmm-00816589⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS SYSMIC LIRMM LIRMM_MIC MIC MIPS UNIV-MONTPELLIER
56 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More