Sécurisation des structures de test : étude comparative
Résumé
Les chaînes de scan rendent possible le test et le debug des circuits intégrés en offrant contrôlabilité et observabilité des états internes du circuit. Cependant, leur implantation ainsi que celles des mécanismes d'utilisation de ces structures peut compromettre la sécurité des données. Les attaques par chaîne de scan permettent notamment de voler des secrets liés à la clé secrète d'un crypto-processeur en observant les étapes intermédiaires d'encryption. Plusieurs contremesures existent pour protéger les circuits. Certaines d'entre elles consistent à utiliser un mécanisme de verrouillage avec protocole d'identification. D'autres limitent l'accès en contrôle et en observation au cours du test. Le but de ce papier est de comparer les différentes techniques au niveau de leurs coûts en surface, en temps de test, en consommation, et sur leur capacité de debug et de diagnostics.
Fichier principal
Securisation des infrastructures de test-etude comparative-GDR SoCSiP17.pdf (314.17 Ko)
Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)
Loading...