Les travaux conduits dans l’ équipe TEST ont pour objectif principal le développement de modèles, de méthodes et d’outils permettant d’assurer la qualité d’un dispositif microélectronique intégré après fabrication.
Nos contributions principales concernent l’impact des technologies récentes et émergentes sur la qualité des dispositifs et les coûts de mise en oeuvre avec en particulier les problématiques liées à la complexité d’intégration, à la variabilité des paramètres de fabrication et à la consommation croissante des circuits intégrés. Elles concernent également la prise en compte des contraintes spécifiques liées aux circuits sécurisés et à l’environnement d’utilisation (spatial et radiatif). Les technologies étudiées, et leur prise en compte dans un flot de conception pour la création de systèmes fiables et testables, englobent les technologies CMOS avancées, par exemple FDSOI/FinFET, ainsi que les technologies de rupture comme l’intégration 3D où les technologies émergentes de mémoires.
Les recherches menées aboutissent à la proposition de nouveaux modèles de fautes, au développement d’instruments de monitoring ou de nouvelles méthodes de conception en vue du test et à la proposition de nouvelles architectures matérielles intégrées au système afin de surveiller son fonctionnement tout au long de sa vie.
L’équipe TEST est l’une des plus grandes équipes académiques au niveau international dont les thématiques de recherche sont intégralement dédiées aux problématiques de test et fiabilité des composants constituant un système intégré microélectronique. Ceci lui permet d’adresser les multiples facettes de cette thématique : digital, analogique, RF, mémoires, …