Modélisation des effets de perturbation de la tension d'alimentation sur les circuits CMOS

Résumé : Plusieurs techniques d'attaques matérielles de circuits sécurisés sont décrites dans la littérature dont les attaques par injection de fautes. Ces dernières consistent à stresser un circuit pour créer un dysfonctionnement temporaire pouvant permettre l'accès à des zones protégées ou à des informations confidentielles. Notre étude a pour but de construire un modèle de fautes DFA (Differential Fault Analysis) liées à la perturbation de la tension d'alimentation d'un circuit CMOS. Ce modèle devra traduire la sensibilité de ce circuit vis-à-vis des perturbations en fonction de la sensibilité des éléments standard qui le composent (logique combinatoire, registres ...). Ce papier présente les travaux de simulations menés à ce jour et leurs résultats.
Type de document :
Communication dans un congrès
JNRDM'06 : Journées Nationales du Réseau Doctoral en Microélectronique, May 2006, Rennes, France. pp.82-84, 2006
Liste complète des métadonnées

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00109103
Contributeur : Guy Cathébras <>
Soumis le : lundi 23 octobre 2006 - 18:45:53
Dernière modification le : jeudi 24 mai 2018 - 15:59:20
Document(s) archivé(s) le : mardi 6 avril 2010 - 20:44:32

Identifiants

  • HAL Id : lirmm-00109103, version 1

Collections

Citation

Anissa Djellid-Ouar, Guy Cathébras, Frédéric Bancel. Modélisation des effets de perturbation de la tension d'alimentation sur les circuits CMOS. JNRDM'06 : Journées Nationales du Réseau Doctoral en Microélectronique, May 2006, Rennes, France. pp.82-84, 2006. 〈lirmm-00109103〉

Partager

Métriques

Consultations de la notice

136

Téléchargements de fichiers

180