Modélisation des effets de perturbation de la tension d'alimentation sur les circuits CMOS - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Access content directly
Conference Papers Year : 2006

Modélisation des effets de perturbation de la tension d'alimentation sur les circuits CMOS

Abstract

Plusieurs techniques d'attaques matérielles de circuits sécurisés sont décrites dans la littérature dont les attaques par injection de fautes. Ces dernières consistent à stresser un circuit pour créer un dysfonctionnement temporaire pouvant permettre l'accès à des zones protégées ou à des informations confidentielles. Notre étude a pour but de construire un modèle de fautes DFA (Differential Fault Analysis) liées à la perturbation de la tension d'alimentation d'un circuit CMOS. Ce modèle devra traduire la sensibilité de ce circuit vis-à-vis des perturbations en fonction de la sensibilité des éléments standard qui le composent (logique combinatoire, registres ...). Ce papier présente les travaux de simulations menés à ce jour et leurs résultats.
Fichier principal
Vignette du fichier
DjellidEtAl_JNRDM06.pdf (313.46 Ko) Télécharger le fichier

Dates and versions

lirmm-00109103 , version 1 (23-10-2006)

Identifiers

  • HAL Id : lirmm-00109103 , version 1

Cite

Anissa Djellid-Ouar, Guy Cathébras, Frédéric Bancel. Modélisation des effets de perturbation de la tension d'alimentation sur les circuits CMOS. JNRDM'06 : Journées Nationales du Réseau Doctoral en Microélectronique, May 2006, Rennes, France. pp.82-84. ⟨lirmm-00109103⟩
109 View
221 Download

Share

Gmail Facebook X LinkedIn More