Plusieurs techniques d'attaques matérielles de circuits sécurisés sont décrites dans la littérature dont les attaques par injection de fautes. Ces dernières consistent à stresser un circuit pour créer un dysfonctionnement temporaire pouvant permettre l'accès à des zones protégées ou à des informations confidentielles. Notre étude a pour but de construire un modèle de fautes DFA (Differential Fault Analysis) liées à la perturbation de la tension d'alimentation d'un circuit CMOS. Ce modèle devra traduire la sensibilité de ce circuit vis-à-vis des perturbations en fonction de la sensibilité des éléments standard qui le composent (logique combinatoire, registres ...). Ce papier présente les travaux de simulations menés à ce jour et leurs résultats.