Circuit Performance Optimization under Delay Constraints - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Accéder directement au contenu
Communication Dans Un Congrès Année : 2006
Fichier non déposé

Dates et versions

lirmm-00117119 , version 1 (30-11-2006)

Identifiants

  • HAL Id : lirmm-00117119 , version 1

Citer

Alexandre Verle, Alexis Landrault, Philippe Maurine, Nadine Azemard. Circuit Performance Optimization under Delay Constraints. DCIS: Design of Circuits and Integrated Systems, Nov 2006, Barcelona, Spain. ⟨lirmm-00117119⟩
92 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More