High Defect Coverage with Low Power Test Sequences in a BIST Environment - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Accéder directement au contenu
Article Dans Une Revue IEEE Design & Test Année : 2002

High Defect Coverage with Low Power Test Sequences in a BIST Environment

Domaines

Micro et nanotechnologies/Microélectronique

Christine Carvalho De Matos  : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00268585

Soumis le : mardi 1 avril 2008-09:27:54

Dernière modification le : vendredi 24 mars 2023-14:52:50

Fichier non déposé

Dates et versions

lirmm-00268585 , version 1 (01-04-2008)

Identifiants

Citer

Patrick Girard, Christian Landrault, Serge Pravossoudovitch, Arnaud Virazel, Hans-Joachim Wunderlich. High Defect Coverage with Low Power Test Sequences in a BIST Environment. IEEE Design & Test, 2002, 19 (5), pp.44-52. ⟨10.1109/MDT.2002.1033791⟩. ⟨lirmm-00268585⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS SYSMIC LIRMM LIRMM_MIC MIC MIPS UNIV-MONTPELLIER
56 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More