On-Line Instruction-Checking in Pipelined Microprocessors

Stefano Di Carlo 1 Giorgio Di Natale 2 Mariani Riccardo 3
2 SysMIC - Conception et Test de Systèmes MICroélectroniques
LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
Abstract : Microprocessors performances have increased by more than five orders of magnitude in the last three decades. As technology scales down, these components become inherently unreliable posing major design and test challenges. This paper proposes an instruction-checking architecture to detect erroneous instruction executions caused by both permanent and transient errors in the internal logic of a microprocessor. Monitoring the correct activation sequence of a set of predefined microprocessor control/status signals allow distinguishing between correctly and not correctly executed instructions.
Keywords : Watchdog On-Line Test
Type de document :
Communication dans un congrès
ATS: Asian Test Symposium, Nov 2008, Saporro, Japan. 17th IEEE Asian Test Symposium, pp.377-382, 2008, 〈10.1109/ATS.2008.47〉
Liste complète des métadonnées

Littérature citée [21 références]  Voir  Masquer  Télécharger

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00363689
Contributeur : Giorgio Di Natale <>
Soumis le : mardi 24 février 2009 - 10:56:22
Dernière modification le : jeudi 11 janvier 2018 - 06:27:19
Document(s) archivé(s) le : mardi 8 juin 2010 - 22:51:25

Fichier

ieee.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

Collections

Citation

Stefano Di Carlo, Giorgio Di Natale, Mariani Riccardo. On-Line Instruction-Checking in Pipelined Microprocessors. ATS: Asian Test Symposium, Nov 2008, Saporro, Japan. 17th IEEE Asian Test Symposium, pp.377-382, 2008, 〈10.1109/ATS.2008.47〉. 〈lirmm-00363689〉

Partager

Métriques

Consultations de la notice

389

Téléchargements de fichiers

139