A Modular Memory BIST for Optimized Memory Repair

Philipp Öhler 1 Alberto Bosio 2 Giorgio Di Natale 2 Sybille Hellebrand 1
2 SysMIC - Conception et Test de Systèmes MICroélectroniques
LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
Abstract : An efficient on-chip infrastructure for memory test and repair is crucial to enhance yield and availability of SoCs. Most of the existing built-in self-repair solutions reuse IP-Cores for BIST without modifications. However, this prevents an optimized test and repair interaction. In this paper, the concept of modular BIST for memories is introduced, which supports a more efficient interleaving of test and repair and can be achieved with only small modifications in the BIST control
Type de document :
Poster
IEEE Computer Society. IOLTS'08: IEEE International On-line Testing Symposium, Jul 2008, pp.171-172, 2008, 〈10.1109/IOLTS.2008.30〉
Liste complète des métadonnées

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00363724
Contributeur : Giorgio Di Natale <>
Soumis le : mardi 24 février 2009 - 12:08:47
Dernière modification le : jeudi 11 janvier 2018 - 06:27:18
Document(s) archivé(s) le : mardi 8 juin 2010 - 22:52:15

Fichier

ieee.pdf
Fichiers éditeurs autorisés sur une archive ouverte

Identifiants

Collections

Citation

Philipp Öhler, Alberto Bosio, Giorgio Di Natale, Sybille Hellebrand. A Modular Memory BIST for Optimized Memory Repair. IEEE Computer Society. IOLTS'08: IEEE International On-line Testing Symposium, Jul 2008, pp.171-172, 2008, 〈10.1109/IOLTS.2008.30〉. 〈lirmm-00363724〉

Partager

Métriques

Consultations de la notice

150

Téléchargements de fichiers

230