Evaluating the Robustness of Secure Triple Track Logic Through Prototyping

Abstract : Side channel attacks are known to be efficient techniques to retrieve secret data. Within this context, this paper proposes to prototype a logic called Secure Triple Track Logic (STTL) on FPGA and evaluate its robustness against power analyses. More precisely, the paper aims at demonstrating that the basic concepts on which this logic leans are valid and may provide interesting design guidelines to obtain secure circuits.
Type de document :
Communication dans un congrès
SBCCI'08: Symposium on Integrated Circuits and Systems Design, Sep 2008, Gramado, Brazil, ACM, pp.193-198, 2008, 〈http://www.inf.ufrgs.br/chipinthepampa2008/〉. 〈10.1145/1404371.1404425〉
Liste complète des métadonnées

Littérature citée [17 références]  Voir  Masquer  Télécharger

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00373516
Contributeur : Victor Lomne <>
Soumis le : lundi 6 avril 2009 - 11:47:02
Dernière modification le : mercredi 24 octobre 2018 - 09:02:05
Document(s) archivé(s) le : jeudi 10 juin 2010 - 18:04:53

Fichier

SBCCI_2008_camera_ready_final....
Fichiers produits par l'(les) auteur(s)

Identifiants

Collections

Citation

Rafael Soares, Ney Calazans, Victor Lomné, Philippe Maurine, Lionel Torres, et al.. Evaluating the Robustness of Secure Triple Track Logic Through Prototyping. SBCCI'08: Symposium on Integrated Circuits and Systems Design, Sep 2008, Gramado, Brazil, ACM, pp.193-198, 2008, 〈http://www.inf.ufrgs.br/chipinthepampa2008/〉. 〈10.1145/1404371.1404425〉. 〈lirmm-00373516〉

Partager

Métriques

Consultations de la notice

218

Téléchargements de fichiers

299