Read circuit comprising a read amplifier, and corresponding memory device - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier
Brevet Année : 2023

Read circuit comprising a read amplifier, and corresponding memory device

Circuit de lecture comprenant un amplificateur de lecture, et dispositif mémoire correspondant

Jad Mohdad
  • Fonction : Auteur
  • PersonId : 1028255
Kaan Sevin
  • Fonction : Auteur

Résumé

Read circuit comprising a read amplifier, and corresponding memory device. A read circuit comprises a read amplifier for amplifying and latching a data signal read, via a bit line, in a memory cell (having a variable resistance) of a resistive memory. The read amplifier comprises: two branches with in each two transistors mounted to form a logic inverter; a capacitor connecting the output of the logic inverter of the first branch with the input of the logic inverter of the second branch; two reference resistors and at least five switches. The variable resistor and the two reference resistors are connected to the input electrode of one of the four transistors, allowing a reduction in power consumption and an improvement in the speed and detection margins. A multi-phase operation allows a read with high detection margins and fast detection phases. The capacitor makes it possible to cancel the effects of mismatching on the structure.
Circuit de lecture comprenant un amplificateur de lecture, et dispositif mémoire correspondant. Un circuit de lecture comprend un amplificateur de lecture pour amplifier et verrouiller un signal de donnée lu, via une ligne de bit, dans une cellule de mémoire (possédant une résistance variable) d’une mémoire résistive. L’amplificateur de lecture comporte : deux branches avec dans chacune deux transistors montés pour former un inverseur logique ; un condensateur reliant la sortie de l’inverseur logique de la première branche avec l’entrée de l’inverseur logique de la deuxième branche ; deux résistances de référence et cinq interrupteurs au moins. La résistance variable et les deux résistances de référence sont connectées sur l’électrode d’entrée d’un des quatre transistors, permettant une réduction de la consommation électrique et une amélioration de la vitesse et des marges de détection. Un fonctionnement multi-phase permet une lecture avec des marges de détection élevées et des phases de détection rapides. Le condensateur permet d’annuler les effets du désappariement sur la structure.
Fichier non déposé

Dates et versions

lirmm-04769193 , version 1 (06-11-2024)

Identifiants

  • HAL Id : lirmm-04769193 , version 1

Citer

Pascal Nouet, Frédérick Mailly, Jad Mohdad, Kaan Sevin. Read circuit comprising a read amplifier, and corresponding memory device. France, Patent n° : FR2301698A. 2023. ⟨lirmm-04769193⟩
9 Consultations
0 Téléchargements

Partager

More