HBM and CDM Stress Evaluation at Circuit Level

Marie Lafont; Florence Azaïs; Pascal Nouet

HBM and CDM Stress Evaluation at Circuit Level

Marie Lafont ¹ Florence Azaïs ² Pascal Nouet ²

1 LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier

2 SysMIC - Conception et Test de Systèmes MICroélectroniques

LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier

Type de document :

Rapport

06023, 2006, 15 p

Liste complète des métadonnées

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00102725
Contributeur : Christine Carvalho de Matos <>
Soumis le : lundi 2 octobre 2006 - 15:47:57
Dernière modification le : jeudi 24 mai 2018 - 15:59:24

HBM and CDM Stress Evaluation at Circuit Level

Identifiants

Collections

Citation

Exporter

Métriques

71

Contact

HBM and CDM Stress Evaluation at Circuit Level

Identifiants

Collections

Citation

Exporter

Partager

Métriques

71

Contact