HBM and CDM Stress Evaluation at Circuit Level

Marie Lafont; Florence Azaïs; Pascal Nouet

Reports

HBM and CDM Stress Evaluation at Circuit Level

Marie Lafont ¹ Florence Azaïs ² Pascal Nouet ²

1 LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier

2 SysMIC - Conception et Test de Systèmes MICroélectroniques

LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier

Document type :

Reports

Complete list of metadatas

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00102725
Contributor : Christine Carvalho de Matos <>
Submitted on : Monday, October 2, 2006 - 3:47:57 PM
Last modification on : Thursday, May 24, 2018 - 3:59:24 PM

HBM and CDM Stress Evaluation at Circuit Level

Identifiers

Collections

Citation

Export

Metrics

103

HBM and CDM Stress Evaluation at Circuit Level

Identifiers

Collections

Citation

Export

Share

Metrics

103