A Compact Model for Electrical Simulation of MOS Transistor with Gate Oxide Short Defect - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Accéder directement au contenu
Rapport (Rapport De Recherche) Année : 2004

A Compact Model for Electrical Simulation of MOS Transistor with Gate Oxide Short Defect

Domaines

Micro et nanotechnologies/Microélectronique

Christine Carvalho De Matos  : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00109221

Soumis le : mardi 24 octobre 2006-07:42:09

Dernière modification le : mardi 5 décembre 2023-18:08:07

Fichier non déposé

Dates et versions

lirmm-00109221 , version 1 (24-10-2006)

Identifiants

  • HAL Id : lirmm-00109221 , version 1

Citer

Michel Renovell, Jean-Marc J.-M. Galliere, Florence Azaïs, Yves Bertrand, Jean-Michel Portal. A Compact Model for Electrical Simulation of MOS Transistor with Gate Oxide Short Defect. [Research Report] 04080, Lirmm, University of Montpellier. 2004. ⟨lirmm-00109221⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-TLN CNRS UNIV-AMU SYSMIC LIRMM LARA LIRMM_MIC MIC MIPS UNIV-MONTPELLIER
137 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More