Application of Explicit Delay Time Modelling to CMOS Data Path Evaluation and Transistor Sising - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Accéder directement au contenu
Communication Dans Un Congrès Année : 1992

Application of Explicit Delay Time Modelling to CMOS Data Path Evaluation and Transistor Sising

Domaines

Micro et nanotechnologies/Microélectronique

Nadine Azemard  : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00241327

Soumis le : mercredi 6 février 2008-11:13:11

Dernière modification le : vendredi 24 mars 2023-14:52:49

Fichier non déposé

Dates et versions

lirmm-00241327 , version 1 (06-02-2008)

Identifiants

  • HAL Id : lirmm-00241327 , version 1

Citer

Nadine Azemard, Denis Deschacht, Michel Robert, Daniel Auvergne. Application of Explicit Delay Time Modelling to CMOS Data Path Evaluation and Transistor Sising. PATMOS: Power And Timing Modeling, Optimization and Simulation, Sep 1992, Paris, France. pp.102-108. ⟨lirmm-00241327⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS SYSMIC LIRMM LIRMM_MIC MIC MIPS UNIV-MONTPELLIER
65 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More