Application of Explicit Delay Time Modelling to CMOS Data Path Evaluation and Transistor Sising

Type de document :
Communication dans un congrès
PATMOS'92: Second International Workshop on Power and Timing Modelling and Optimization, Sep 1992, Paris, France. pp.102-108, 1992
Liste complète des métadonnées

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00241327
Contributeur : Nadine Azemard <>
Soumis le : mercredi 6 février 2008 - 11:13:11
Dernière modification le : lundi 16 juillet 2018 - 11:08:13

Identifiants

  • HAL Id : lirmm-00241327, version 1

Collections

Citation

Nadine Azemard, Denis Deschacht, Michel Robert, Daniel Auvergne. Application of Explicit Delay Time Modelling to CMOS Data Path Evaluation and Transistor Sising. PATMOS'92: Second International Workshop on Power and Timing Modelling and Optimization, Sep 1992, Paris, France. pp.102-108, 1992. 〈lirmm-00241327〉

Partager

Métriques

Consultations de la notice

58