Power-Constrained Test Scheduling for SoCs Under a "No Session" Scheme

Marie-Lise Flottes 1 Jean Pouget 2 Bruno Rouzeyre 1
1 SysMIC - Conception et Test de Systèmes MICroélectroniques
LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
2 LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
Document type :
Conference papers
Complete list of metadatas
https://hal-lirmm.ccsd.cnrs.fr/lirmm-00268504
Contributor : Christine Carvalho de Matos <>
Submitted on : Tuesday, April 1, 2008 - 9:27:34 AM
Last modification on : Tuesday, October 23, 2018 - 10:46:02 AM

Identifiers

  • HAL Id : lirmm-00268504, version 1

Collections

CNRS | SYSMIC | LIRMM | LIRMM_MIC | MIC | MIPS | UNIV-MONTPELLIER

Citation

Marie-Lise Flottes, Jean Pouget, Bruno Rouzeyre. Power-Constrained Test Scheduling for SoCs Under a "No Session" Scheme. SoC Design Methodologies, Montpellier, France, pp.401-412. ⟨lirmm-00268504⟩

Export

BibTeX TEI DC DCterms EndNote

Share

Metrics

Record views

96

Contact

Informations

CCSD