Power-Constrained Test Scheduling for SoCs Under a "No Session" Scheme

Marie-Lise Flottes 1 J. Pouget 2 Bruno Rouzeyre 1
1 SysMIC - Conception et Test de Systèmes MICroélectroniques
LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
2 LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
Type de document :
Communication dans un congrès
SoC Design Methodologies, Montpellier, France, Kluwer Academic Publishers, pp.401-412, 2002
Liste complète des métadonnées
https://hal-lirmm.ccsd.cnrs.fr/lirmm-00268504
Contributeur : Christine Carvalho de Matos <>
Soumis le : mardi 1 avril 2008 - 09:27:34
Dernière modification le : jeudi 11 janvier 2018 - 06:27:19

Identifiants

  • HAL Id : lirmm-00268504, version 1

Collections

SYSMIC | LIRMM | LIRMM_MIC | MIC | MIPS | UNIV-MONTPELLIER

Citation

Marie-Lise Flottes, J. Pouget, Bruno Rouzeyre. Power-Constrained Test Scheduling for SoCs Under a "No Session" Scheme. SoC Design Methodologies, Montpellier, France, Kluwer Academic Publishers, pp.401-412, 2002. 〈lirmm-00268504〉

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Consultations de la notice

36

Contact

support.ccsd.cnrs.fr
hal.support@ccsd.cnrs.fr
Logo CCSD