Skip to Main content Skip to Navigation
Conference papers

Dimensionnement de Portes CMOS Sous Contrainte de Délai

Résumé : Cet article adresse le problème de la distribution de contrainte de délai sur un chemin combinatoire CMOS. Nous définissons d'abord une méthode de détermination des limites de délai réalisables, caractérisant la structure. Ensuite nous définissons deux méthodes de distribution de contraintes que nous comparons à la méthode de distribution régulière de délais et aux résultats d'optimisation obtenus avec un outil industriel basé sur l'algorithme de Newton-Raphson. La validation est obtenue sur un process CMOS 0,25µm en comparant les différentes méthodes de distribution sur des circuits test.
Complete list of metadatas

Cited literature [9 references]  Display  Hide  Download

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00269522
Contributor : Christine Carvalho de Matos <>
Submitted on : Wednesday, September 11, 2019 - 3:42:36 PM
Last modification on : Wednesday, September 11, 2019 - 3:43:42 PM
Long-term archiving on: : Friday, February 7, 2020 - 11:55:19 PM

File

16.pdf
Files produced by the author(s)

Identifiers

  • HAL Id : lirmm-00269522, version 1

Collections

Citation

Alexandre Verle, Xavier Michel, Philippe Maurine, Nadine Azemard, Daniel Auvergne. Dimensionnement de Portes CMOS Sous Contrainte de Délai. FTFC: Faible Tension - Faible Consommation, May 2003, Paris, France. pp.111-117. ⟨lirmm-00269522⟩

Share

Metrics

Record views

147

Files downloads

10