Cet article adresse le problème de la distribution de contrainte de délai sur un chemin combinatoire CMOS. Nous définissons d'abord une méthode de détermination des limites de délai réalisables, caractérisant la structure. Ensuite nous définissons deux méthodes de distribution de contraintes que nous comparons à la méthode de distribution régulière de délais et aux résultats d'optimisation obtenus avec un outil industriel basé sur l'algorithme de Newton-Raphson. La validation est obtenue sur un process CMOS 0,25µm en comparant les différentes méthodes de distribution sur des circuits test.