Parity Prediction Synthesis for Nano-Electronic Gate Designs - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Accéder directement au contenu
Poster De Conférence Année : 2010

Parity Prediction Synthesis for Nano-Electronic Gate Designs

Domaines

Micro et nanotechnologies/Microélectronique

Martine Peridier  : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00537938

Soumis le : vendredi 19 novembre 2010-16:55:07

Dernière modification le : vendredi 24 mars 2023-14:52:53

Fichier non déposé

Dates et versions

lirmm-00537938 , version 1 (19-11-2010)

Identifiants

  • HAL Id : lirmm-00537938 , version 1

Citer

Ahn Duc Tran, Arnaud Virazel, Alberto Bosio, Luigi Dilillo, Patrick Girard, et al.. Parity Prediction Synthesis for Nano-Electronic Gate Designs. ITC'2010: International Test Conference, Nov 2010, Austin, Texas, United States. pp.N/A, 2010. ⟨lirmm-00537938⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

CNRS SYSMIC LIRMM LIRMM_MIC MIC MIPS UNIV-MONTPELLIER EC_LYON_STRICT
79 Consultations
0 Téléchargements

Partager

Gmail Facebook X LinkedIn More