Combined volatile and non-volatile memory cell
Résumé
The invention concerns a memory device comprising at least one memory cell comprising: a first transistor (102) coupled between a first storage node (106) and a first supply voltage (GND, VDD ); a second transistor (104) coupled between a second storage node (108) and said first supply voltage, a control terminal of said first transistor being coupled to said second storage node, and a control terminal of said second transistor being coupled to said first storage node; a first resistance switching element (202) coupled between said first storage node and a first access line (BL); and a second resistance switching element (204) coupled between said second storage node and a second access line (BLB).
L'invention concerne un dispositif de mémoire comportant au moins une cellule de mémoire comportant : un premier transistor (102) couplé entre un premier nœud (106) de stockage et une première tension d'alimentation (GND, VDD ) ; un deuxième transistor (104) couplé entre un deuxième nœud (108) de stockage et ladite première tension d'alimentation, une borne de commande dudit premier transistor étant couplée audit deuxième nœud de stockage et une borne de commande dudit deuxième transistor étant couplée audit premier nœud de stockage ; un premier élément (202) à commutation de résistance couplé entre ledit premier nœud de stockage et une première ligne d'accès (BL) ; et un deuxième élément (204) à commutation de résistance couplé entre ledit deuxième nœud de stockage et une deuxième ligne d'accès (BLB).