Sécurisation des structures de test : étude comparative - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Access content directly
Conference Poster Year : 2017

Sécurisation des structures de test : étude comparative

Abstract

Les chaînes de scan rendent possible le test et le debug des circuits intégrés en offrant contrôlabilité et observabilité des états internes du circuit. Cependant, leur implantation ainsi que celles des mécanismes d'utilisation de ces structures peut compromettre la sécurité des données. Les attaques par chaîne de scan permettent notamment de voler des secrets liés à la clé secrète d'un crypto-processeur en observant les étapes intermédiaires d'encryption. Plusieurs contremesures existent pour protéger les circuits. Certaines d'entre elles consistent à utiliser un mécanisme de verrouillage avec protocole d'identification. D'autres limitent l'accès en contrôle et en observation au cours du test. Le but de ce papier est de comparer les différentes techniques au niveau de leurs coûts en surface, en temps de test, en consommation, et sur leur capacité de debug et de diagnostics.
Fichier principal
Vignette du fichier
Securisation des infrastructures de test-etude comparative-GDR SoCSiP17.pdf (314.17 Ko) Télécharger le fichier
Origin : Files produced by the author(s)
Loading...

Dates and versions

lirmm-01867279 , version 1 (04-09-2018)

Identifiers

  • HAL Id : lirmm-01867279 , version 1

Cite

Mathieu da Silva, Marie-Lise Flottes, Giorgio Di Natale, Bruno Rouzeyre. Sécurisation des structures de test : étude comparative. 11e Colloque National du GDR SoC/SiP, Jun 2017, Bordeaux, France. 2017. ⟨lirmm-01867279⟩
65 View
69 Download

Share

Gmail Facebook X LinkedIn More