Power-aware evaluation flowfor digital decimation filter architectures for high-speed ADCS - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Accéder directement au contenu
Communication Dans Un Congrès Année : 2009

Power-aware evaluation flowfor digital decimation filter architectures for high-speed ADCS

David Novo
R. Fasthuber
  • Fonction : Auteur
P. Raghavan
  • Fonction : Auteur
A. Bourdoux
  • Fonction : Auteur
Min Li
L. van Der Perre
  • Fonction : Auteur
F. Catthoor
  • Fonction : Auteur
Fichier non déposé

Dates et versions

lirmm-02089304 , version 1 (03-04-2019)

Identifiants

Citer

David Novo, R. Fasthuber, P. Raghavan, A. Bourdoux, Min Li, et al.. Power-aware evaluation flowfor digital decimation filter architectures for high-speed ADCS. IEEE Workshop on Signal Processing Systems (SiPS), Oct 2009, Tampere, Finland. pp.151-156, ⟨10.1109/SIPS.2009.5336241⟩. ⟨lirmm-02089304⟩

Collections

LIRMM
17 Consultations
0 Téléchargements

Altmetric

Partager

Gmail Facebook X LinkedIn More