A Novel Parity Bit Scheme for SBOX in AES Circuits

Giorgio Di Natale 1 Marie-Lise Flottes 1 Bruno Rouzeyre 1
1 SysMIC - Conception et Test de Systèmes MICroélectroniques
LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
Abstract : This paper addresses an efficient concurrent fault detection scheme for the SBox hardware implementation of the AES algorithm. Concurrent fault detection is important not only to protect the encryption/decryption process from random and production faults. It will also protect the system against side-channel attacks, in particular fault-based attacks, i.e. the injection of faults in order to retrieve the secret key. We will prove that our solution is very effective while keeping the area overhead very low.
Type de document :
Communication dans un congrès
DDECS'07: Design and Diagnostics of Electronic Cicruits and Systems, Apr 2007, Cracovie, Pologne, IEEE, pp.267-271, 2007
Liste complète des métadonnées

Littérature citée [12 références]  Voir  Masquer  Télécharger

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00141799
Contributeur : Marie-Lise Flottes <>
Soumis le : lundi 16 avril 2007 - 11:08:31
Dernière modification le : jeudi 11 janvier 2018 - 06:27:19
Document(s) archivé(s) le : mercredi 7 avril 2010 - 01:09:31

Identifiants

  • HAL Id : lirmm-00141799, version 1

Collections

Citation

Giorgio Di Natale, Marie-Lise Flottes, Bruno Rouzeyre. A Novel Parity Bit Scheme for SBOX in AES Circuits. DDECS'07: Design and Diagnostics of Electronic Cicruits and Systems, Apr 2007, Cracovie, Pologne, IEEE, pp.267-271, 2007. 〈lirmm-00141799〉

Partager

Métriques

Consultations de la notice

111

Téléchargements de fichiers

279