Effective Interconnect Networks Design in CMOS 45 nm Circuits to Joint Reductions of XT and Delay for Transmission of Very High Speed Signals - LIRMM - Laboratoire d’Informatique, de Robotique et de Microélectronique de Montpellier Accéder directement au contenu
Communication Dans Un Congrès Année : 2010

Effective Interconnect Networks Design in CMOS 45 nm Circuits to Joint Reductions of XT and Delay for Transmission of Very High Speed Signals

Résumé

N/A

Domaines

Micro et nanotechnologies/Microélectronique
Fichier principal
Vignette du fichier
EDAPS.pdf (167.98 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)

Martine Peridier  : Connectez-vous pour contacter le contributeur

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00546304

Soumis le : jeudi 16 décembre 2010-14:44:31

Dernière modification le : jeudi 4 avril 2024-20:56:36

Archivage à long terme le : jeudi 17 mars 2011-02:37:12

Télécharger pour visualiser

Dates et versions

lirmm-00546304 , version 1 (16-12-2010)

Identifiants

  • HAL Id : lirmm-00546304 , version 1

Citer

Sébastien de Rivaz, Alexis Farcy, Denis Deschacht, Thierry Lacrevaz, Bernard Flechet. Effective Interconnect Networks Design in CMOS 45 nm Circuits to Joint Reductions of XT and Delay for Transmission of Very High Speed Signals. EDAPS'10: Electrical Design of Advanced Package and Systems Symposium, Singapore. pp.N/A. ⟨lirmm-00546304⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-SAVOIE UGA CNRS IMEP-LAHC SYSMIC LIRMM LIRMM_MIC MIC MIPS UNIV-MONTPELLIER CROMA
106 Consultations
369 Téléchargements

Partager

Gmail Facebook X LinkedIn More