A Hybrid Fault Tolerant Architecture for Robustness Improvement of Digital Circuits

Ahn Duc Tran 1 Arnaud Virazel 2 Alberto Bosio 2 Luigi Dilillo 2 Patrick Girard 2 Serge Pravossoudovitch 2 Hans-Joachim Wunderlich 3
1 LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
2 SysMIC - Conception et Test de Systèmes MICroélectroniques
LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
3 ITI - Institut für Technische Informatik
Document type :
Conference papers
Complete list of metadatas
https://hal-lirmm.ccsd.cnrs.fr/lirmm-00679513
Contributor : Martine Peridier <>
Submitted on : Thursday, March 15, 2012 - 5:28:20 PM
Last modification on : Wednesday, August 28, 2019 - 3:46:02 PM

Identifiers

  • HAL Id : lirmm-00679513, version 1

Collections

CNRS | SYSMIC | LIRMM | LIRMM_MIC | MIC | MIPS | UNIV-MONTPELLIER

Citation

Ahn Duc Tran, Arnaud Virazel, Alberto Bosio, Luigi Dilillo, Patrick Girard, et al.. A Hybrid Fault Tolerant Architecture for Robustness Improvement of Digital Circuits. GDR SOC-SIP'11 : Colloque GDR SoC-SiP, Lyon, France. ⟨lirmm-00679513⟩

Export

BibTeX TEI DC DCterms EndNote

Share

Metrics

Record views

146

Contact

Informations

CCSD