A Hybrid Fault Tolerant Architecture for Robustness Improvement of Digital Circuits

Ahn Duc Tran 1 Arnaud Virazel 2 Alberto Bosio 2 Luigi Dilillo 2 Patrick Girard 2 Serge Pravossoudovitch 2 Hans-Joachim Wunderlich 3
1 LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
2 SysMIC - Conception et Test de Systèmes MICroélectroniques
LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
3 ITI - Institut für Technische Informatik
Type de document :
Communication dans un congrès
GDR SOC-SIP'11 : Colloque GDR SoC-SiP, Lyon, France. 2011
Liste complète des métadonnées
https://hal-lirmm.ccsd.cnrs.fr/lirmm-00679513
Contributeur : Martine Peridier <>
Soumis le : jeudi 15 mars 2012 - 17:28:20
Dernière modification le : jeudi 24 mai 2018 - 15:59:24

Identifiants

  • HAL Id : lirmm-00679513, version 1

Collections

SYSMIC | LIRMM | LIRMM_MIC | MIC | MIPS | UNIV-MONTPELLIER

Citation

Ahn Duc Tran, Arnaud Virazel, Alberto Bosio, Luigi Dilillo, Patrick Girard, et al.. A Hybrid Fault Tolerant Architecture for Robustness Improvement of Digital Circuits. GDR SOC-SIP'11 : Colloque GDR SoC-SiP, Lyon, France. 2011. 〈lirmm-00679513〉

Exporter

BibTeX TEI DC DCterms EndNote

Partager

Métriques

Consultations de la notice

97

Contact

support.ccsd.cnrs.fr
hal.support@ccsd.cnrs.fr
Logo CCSD