tLIFTING : A Multi-level Delay-annotated Fault Simulator for Digital Circuits

Giorgio Di Natale 1 Marie-Lise Flottes 1 Feng Lu 1 Bruno Rouzeyre 1
1 SysMIC - Conception et Test de Systèmes MICroélectroniques
LIRMM - Laboratoire d'Informatique de Robotique et de Microélectronique de Montpellier
Abstract : This paper presents tLIFTING, an open-source fault simulator able to perform both logic and fault simulations for stuck-at faults, Single/Multiple Event Transient (SET/MET), and Single Event Upset (SEU) and Multiple Bit Upset (MBU) on digital circuits described in Verilog. tLIFTING allows delay-annotated simulation and it can deals with Standard Delay Format (SDF) files. It provides several features for accurate selection of fault location, time and period, with extensive log results meaningful for research purposes.
Type de document :
Poster
DCIS'2012: XVII Conference on Design of Circuits and Integrated Systems, Nov 2012, avignon, France. pp.1, 2012, 〈http://www.lirmm.fr/dcis2012/〉
Liste complète des métadonnées

https://hal-lirmm.ccsd.cnrs.fr/lirmm-00799892
Contributeur : Bruno Rouzeyre <>
Soumis le : mardi 12 mars 2013 - 18:06:45
Dernière modification le : jeudi 11 janvier 2018 - 02:08:13
Document(s) archivé(s) le : lundi 17 juin 2013 - 12:28:00

Fichier

Poster_lu_13.pdf
Fichiers produits par l'(les) auteur(s)

Identifiants

  • HAL Id : lirmm-00799892, version 1

Collections

Citation

Giorgio Di Natale, Marie-Lise Flottes, Feng Lu, Bruno Rouzeyre. tLIFTING : A Multi-level Delay-annotated Fault Simulator for Digital Circuits. DCIS'2012: XVII Conference on Design of Circuits and Integrated Systems, Nov 2012, avignon, France. pp.1, 2012, 〈http://www.lirmm.fr/dcis2012/〉. 〈lirmm-00799892〉

Partager

Métriques

Consultations de la notice

210

Téléchargements de fichiers

213